- 在庫状況:出版社よりお取り寄せ(1週間程度で出荷)
- Verilog HDL&VHDLテストベンチ記述の初歩
-
論理回路の検証で用いるHDL文法とノウハウ
Design wave mook
CQ出版
安岡貴志
- 価格
- 2,860円(本体2,600円+税)
- 発行年月
- 2010年10月
- 判型
- 規格外
- ISBN
- 9784789831086
ユーザーレビュー
この商品に寄せられたカスタマーレビューはまだありません。
レビューを評価するにはログインが必要です。
この商品に対するあなたのレビューを投稿することができます。
[BOOKデータベースより]
本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。
第1部 テストベンチの基本(検証の重要性とテストベンチ;組み合わせ回路のためのテストベンチ ほか)
第2部 テストベンチの文法(遅延の記述方法;標準出力の記述方法 ほか)
第3部 検証のテクニック(テスト・パターンの検討;ランダム検証 ほか)
Appendix(テストベンチ記述のためのVerilog HDL文法リファレンス;テストベンチ記述のためのVHDL文法リファレンス)